半加器/(1 bit)Half Adder
1. 半加器定义
半加器是指对两个输入数据位相加,输出一个结果位和进位,没有进位输入的加法器。 是实现两个一位二进制数的加法运算电路。
2. 半加器真值表及逻辑表达式
A | B | S(Sum) | C(Carry) |
---|---|---|---|
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
其中A、B为输入 , S、C为输出
联系A、B、S可以看出(A异或B)
联系A、B、C可以看出(A与B)
3. 逻辑电路示意图
计算机组成原理 数字电路 CPU 逻辑门电路 加法器 半加器 Half Adder
本博客所有文章除特别声明外,均采用 CC BY-SA 3.0协议 。转载请注明出处!